PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07142867 A

(43) Date of publication of application: 02 . 06 . 95

(51) Int. CI H05K 3/46 (71) Applicant: **MURATA MFG CO LTD** (21) Application number: 05285197

(72) Inventor: **NAKAJIMA NORIO**

(22) Date of filing: 15 . 11 . 93 **BANDAI HARUFUMI**


(54) MANUFACTURE OF MULTILAYER SUBSTRATE

(57) Abstract:

PURPOSE: To provide a small multilayer substrate that has a high connection density, and is capable of incorporating a capacitor and inductors.

CONSTITUTION: A ceramic multilayer substrate 2 incorporates a capacitor 2a and a wiring pattern 2b, and has viaholes 2d exposed at its front and rear sides. Resin multilayer substrates 3, 3 incorporate inductors 3a and a wiring pattern 3b, and has viaholes 3e exposed at its front and rear sides. The resin multilayer substrates 3, 3 are bonded to the front and rear surfaces of the ceramic multilayer substrate 2 with a layer of prepreg 4, 4 having viaholes 4a in between. The viaholes 2d in the ceramic substrate 2 are electrically connected with those 3e in the resin multilayer substrates 3, 3 through those 4a in the prepreg layers 4, 4.

COPYRIGHT: (C)1995,JPO



(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平7-142867

(43)公開日 平成7年(1995)6月2日

(51) Int.Cl.⁸

徽別記号 庁内整理番号

L 6921-4E

技術表示箇所

HO5K 3/46

N 6921-4E

Q 6921-4E

審査請求 未請求 請求項の数3 OL (全 4 頁)

(21)出願番号

(22)出願日

特膜平5-285197

平成5年(1993)11月15日

(71)出願人 000006231

株式会社村田製作所

京都府長岡京市天神二丁目26番10号

(72)発明者 中島 規巨

京都府長岡京市天神二丁目28番10号 株式

会社村田製作所内

(72)発明者 萬代 治文

京都府長岡京市天神二丁目26番10号 株式


会社村田製作所内

(54) 【発明の名称】 多層基板及びその製造方法

(57)【要約】

【目的】小型で結線密度が高くコンデンサ及びインダク タの内蔵が可能な多層基板を提供する。

【構成】コンデンサ2a及び配線パターン2bを内蔵し、表裏面にピアホール2dが露出したセラミック多層基板2と、セラミック多層基板2の両面に、ピアホール4aを有するプリプレグ4.4を介して、インダクタ3a及び配線パターン3bを有し、表裏面にピアホール3eが露出した樹脂多層基板3、3とを接合してなり、セラミック多層基板2のピアホール2dと樹脂多層基板3、3のピアホール3eとが、プリプレグ4、4のピアホール4aを介して電気的に接続されたことを特徴とするものである。



【特許請求の範囲】

【請求項1】 回路素子又は配線パターンを内蔵し、表裏 面にビアホールが露出したセラミック多層基板と、該セ ラミック多層基板の片面若しくは両面に、ビアホールを 有するプリプレグを介して、回路素子又は配線パターン を有し、表裏面にビアホールが露出した樹脂多層基板と を接合してなり、前記セラミック多層基板のビアホール と樹脂多層基板のビアホールとが、前記プリプレグのビ アホールを介して電気的に接続されたことを特徴とする 多層基板。

【請求項2】セラミック基板に回路素子又は配線パター ン及びピアホールを形成し、該セラミック基板を複数積 層して表面に前記ピアホールが露出したセラミック多層 基板を得る工程と、回路素子又は配線パターン及びビア ホールを形成した樹脂基板を得る工程と、前記セラミッ ク多層基板の片面若しくは両面に、ピアホールを有する プリプレグと、複数の前記樹脂基板を積層し、高温で一 体に接合したことを特徴とする多層基板の製造方法。

【請求項3】 前記樹脂基板及びプリプレグのビアホール 内に、はんだベーストを充填したことを特徴とする請求 20 項2記載の多層基板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、回路素子等を内蔵した 多層基板及びその製造方法に関し、セラミック多層基板 と樹脂多層基板の組合せに関するものである。

[0002]

【従来の技術】従来の多層基板は、図4に示すように、 セラミック基板11にピアホール11aをプレス等で形 パターン11c及びコンデンサ11d用の電極11eを スクリーン印刷により形成する。その後、セラミック基 板11を複数枚積層し一体焼成した後、側面に外部電極 11fを形成し、配線パターン11c及びコンデンサ1 1 dを内蔵したセラミック多層基板 1 2 を構成してい る。

【0003】また、図5に示すように、銅張り樹脂基板 13に、エッチングによりインダクタ13a及び配線パ ターン (図示せず) を形成した後、複数枚積層接合し積 層体13bを形成する。そして、ドリル等によりビアホ 40 ール13cを形成し、ビアホール13cの内壁をメッキ 等により電極とし、ビアホール13cを介してインダク タ13aや配線パターン間を接続する。さらに、積層体 13 bの側面に、外部電極13 dを形成し、配線パター ンを内蔵した樹脂多層基板14を構成している。

[0004]

【発明が解決しようとする課題】ところが、上記従来例 の多層基板において、セラミック多層基板12では、配 線パターン11cをスクリーン印刷により形成している ため、電極のライン幅及び線間は、ともに75μm以下 50 ができる。

にすることが困難で、高密度の配線ができず結線密度が 劣っていた。また、樹脂多層基板14では、誘電率が低 くかつ板厚を薄くできないためコンデンサを形成するこ とができなかった。さらに、ビアホールの形成をドリル 等で行うため、ピアホール径が大きくなり、ピアホール 密度を高めることができず小型化が困難であった。その ため、配線長が長くなり信号の伝播遅延が大きくなって いた。

【0005】本発明は、このような問題を解消するため 10 になされたものであり、セラミック多層基板と樹脂多層 基板を接合し一体化することにより、小型で結線密度が 高く、コンデンサ及びインダクタの内蔵が可能な多層基 板及びその製造方法を提供することを目的とするもので ある。

[0006]

【課題を解決するための手段】上記の目的を達成するた めに、本発明においては、回路素子又は配線パターンを 内蔵し、表裏面にビアホールが露出したセラミック多層 基板と、該セラミック多層基板の片面若しくは両面に、 ビアホールを有するプリプレグを介して、回路素子又は 配線パターンを有し、表裏面にピアホールが露出した樹 脂多層基板とを接合してなり、前記セラミック多層基板 のビアホールと樹脂多層基板のビアホールとが、前記プ リプレグのビアホールを介して電気的に接続されたこと を特徴とするものである。

【0007】また、セラミック基板に回路素子又は配線 パターン及びピアホールを形成し、該セラミック基板を 複数積層して表面に前記ビアホールが露出したセラミッ ク多層基板を得る工程と、回路素子又は配線パターン及 成し、例えば、銅からなるビアホール電極11b、配線 30 びビアホールを形成した樹脂基板を得る工程と、前記セ ラミック多層基板の片面若しくは両面に、ビアホールを 有するプリプレグと、複数の前記樹脂基板を積層し、高 温で一体に接合したことを特徴とするものである。

> 【0008】また、前記樹脂基板及びプリプレグのビア ホール内に、はんだペーストを充填したことを特徴とす るものである。

[0009]

【作用】上記の構成によれば、セラミック多層基板と樹 脂多層基板を一体に接合することにより、セラミック多 層基板の部分で、コンデンサの形成とビアホール密度を 高めることができ、樹脂多層基板の部分で、ファインラ インの形成とクロストークノイズの低減により結線密度 を高めることができる。

【0010】また、セラミック多層基板及び樹脂多層基 板の表裏面にビアホールが露出しているため、プリプレ グによりセラミック多層基板と樹脂多層基板を接合する ことで、セラミック多層基板の回路素子又は配線パター ンと、樹脂多層基板の同路素子又は配線パターンとが、 プリプレグのビアホールを介して電気的に接続すること

【0011】また、樹脂多層基板を構成する樹脂基板及 びプリプレグのビアホール内に、はんだペーストを充填 することにより、セラミック多層基板と複数の樹脂基板 をプリプレグにより接合する際の熱ではんだペーストが 溶融し、それぞれのビアホールが接続される。

3

[0012]

【実施例】以下、本発明による多層基板及びその製造方 法の実施例を図面を用いて説明する。図1及び図2に示 すように、多層基板1は、コンデンサ2a及び配線パタ ーン 2 b を内蔵したセラミック多層基板 2 の表裏両面 に、インダクタ3a又は配線パターン3bを形成した樹 脂多層基板3、3を、ビアホール4aを有したプリプレ グ4、4により接合し構成したものである。

【0013】このうち、セラミック多層基板2は、セラ ミック基板 2 c を積層したものであり、内部にコンデン サ2a及び配線バターン2bを形成し、コンデンサ2a や配線パターン2b間をビアホール2dにより接続して いる。なお、ビアホール2dは、その内部に銅等の電極 を充填し、セラミック多層基板2の表裏面に露出してい

【0014】また、樹脂多層基板3,3は、樹脂基板3 cを積層したもので、内部に配線パターン3bを形成 し、上層部の樹脂多層基板3の表面には電子部品5を搭 載するための接続パターン3 dを形成し、下層部の樹脂 多層基板3の表面にはインダクタ3aを形成するととも に、インダクタ3aと配線パターン3b間及び配線パタ ーン3 bと接続パターン3 d間をビアホール3 eにより 接続したものである。なお、ビアホール3eにははんだ が充填され、下層部の樹脂多層基板3の底面に露出した 極を兼ねることができる。

【0015】次に、多層基板1の製造方法を説明する。 まず、セラミック基板2cのグリーンシート状態で上下 に貫通するビアホール2dをプレス等により形成し、例 えば、銅からなる電極を、スクリーン印刷によりビアホ ール2d内に充填するとともに、配線パターン2b及び コンデンサ2a用の電極を形成し、複数枚積層後一体焼 成してセラミック多層基板2を得る。

【0016】次に、銅箔が取り付けられた樹脂基板にビ アホール3 eを形成し、エッチングにより、インダクタ 40 3 a. 配線パターン3 b 及び接続パターン3 d 等を形成 した後、ビアホール3 e内にはんだペーストを充填して 樹脂基板3cを得る。この樹脂基板3cは、後に積層し て樹脂多層基板3を構成するものである。

【0017】また、プリプレグ4は、樹脂シートにビア ホール4aを形成した後、ビアホール4a内にはんだペ ーストを充填して得るものである。

【0018】そして、セラミック多層基板2の表裏面 に、ビアホール4 aが形成されたプリプレグ4、4を介

して、複数の樹脂基板3cを積層し、170℃、30K g f / c m² の圧力で約30分間プレスし、セラミック 多層基板2と樹脂基板3cを接合する。このとき、樹脂 基板3cの各層が接合し樹脂多層基板3,3を形成す る。また、樹脂基板3cのビアホール3e及びプリプレ グ4、4のビアホール4a内のはんだペーストが溶融 し、各樹脂基板3cのインダクタ3a. 配線パターン3

b. 及び接続パターン3dが接続するとともに、セラミ ック多層基板2のビアホール2dと樹脂多層基板3.3 10 のビアホール3 eが、プリプレグ4, 4のビアホール4

【0019】このように構成した多層基板1は、セラミ ック多層基板2の部分でコンデンサ2aを形成すること ができ、また、ピアホール密度を高めることができるた め、信号の伝播遅延が短縮できる。一方、樹脂多層基板 3. 3の部分では、エッチングにより配線パターン3b を形成するため、ライン幅及び線間を20μm程度にで きる。そのため、ファインラインが形成できるととも に、誘電率が低くクロストークノイズを低減することが 20 できるため、結線密度を高めることができる。また、配 線パターン3bの銅の厚みを厚くできるため、Q値の高 いインダクタを形成することができる。

【0020】なお、樹脂多層基板は、セラミック多層基 板の片面に接合したものでもよく、図3に示すように、 側面に外部電極 6 a を形成したセラミック多層基板 6 の 上面に、プリプレグ7を介して樹脂多層基板8を接合し た、多層基板9を構成することができる。

[0021]

aを介して接続する。

【発明の効果】以上説明したように、本発明にかかる多 ビアホール3 eは、ボールグリッドアレイとして外部電 30 層基板によれば、セラミック多層基板と樹脂多層基板を 一体に接合したため、ビアホール密度が高くなるととも に、クロストークノイズの低減により高密度な配線が可 能となるため、信号の伝播遅延が短縮でき小型化が可能 となる。また、コンデンサ及びインダクタを内蔵するこ とができる等高機能な多層基板を得ることができる。

【図面の簡単な説明】

【図1】本発明の実施例による多層基板の断面図であ

【図2】図1の分解斜視図である。

【図3】本発明の第二の実施例の断面図である。

【図4】第一の従来の多層基板の断面図である。

【図5】第二の従来の多層基板の斜視図である。 【符号の説明】

樹脂多層基板

多層基板 1

セラミック多層基板

2 b, 3 b 配線パターン

2d, 3e, 4a ビアホール

プリプレグ

